基于高速DDFS的高精度DAC的设计

摘要： 设计了一种应用于高速数字频率合成器的高精度DAC。电路采用6+8分段式电流舵结构进行设计,高6位为温度计编码,低8位为二进制编码,设计中采用Q~2旋转漫游算法排布电流源阵列,双路归零编码控制输出。基于SMIC 0.13μm 1P6M数模混合CMOS工艺设计实现,芯片面积2.66×2.54 mm~2,测试结果积分非线性误差INL≤1.5 LSB,微分非线性误差DNL≤0.8 LSB,在1GHz时钟采样频率,401 MHz输出频率处,SFDR为88 dBc。 （共4页）