高速∑-ΔDAC中插值滤波器的设计

摘要： 基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。 （共5页）