面向FPGA的资源高效型二值神经网络卷积加速方法

北京邮电大学学报页数： 8 2025-09-16

摘要：针对现场可编程逻辑门阵列(FPGA)在加速卷积运算时，面临的资源需求过高、难以满足嵌入式领域低功耗要求的问题，提出了一种适用于二值神经网络(BNN)的资源高效型FPGA卷积加速方法。首先系统分析了卷积层在前向推理过程中，不同并行方案的计算特性及其资源消耗规律，并利用BNN特有的低位宽优势提出了高维数据拼接降维存储方案。进而提出了一种针对BNN的通道降维旋转缓存(CDR)结构，旨... （共8页）

开通会员，享受整站包年服务

说明：本文档由创作者上传发布，版权归属创作者。若内容存在侵权，请点击申诉举报

科技文档

数学力学化学金融证券保险投资会计审计园艺林业旅游体育物理学生物学天文学气象学海洋学地质学新能源金属学农艺学农作物管理学领导学自然科学系统科学资源科学无机化工有机化工燃料化工化学工业材料科学矿业工程冶金工业安全科学环境科学工业通用机械工业无线电子电信技术铁路运输汽车工业船舶工业动力工程电力工业农业科学农业工程植物保护动物医学教育理论学前教育初等教育中等教育高等教育职业教育成人教育自然地理地球物理经济统计农业经济工业经济交通经济企业经济文化经济信息经济贸易经济财政税收市场研究科学研究互联网自动化轻工业核科学服务业石油然气服务业野生动物水产渔业硬件仪器仪表航空航天武器军事公路运输水利水电建筑科学软件