当前位置:首页 > 科技文档 > 计算机硬件技术 > 正文

RISC-V架构浮点运算单元的研究设计与UVM验证

摘要: 分析了基于RISC-V架构的浮点运算单元设计方法和运行流程.以System Verilog为验证语言,以VCS和Verdi为编译仿真软件,设计了多个底层UVM验证组件,搭建了浮点运算单元的UVM验证平台.针对功能验证点编写测试用例,根据基础情况和边界情况的多种浮点运算场景配置测试参数,进行了浮点运算单元的功能验证,分析了验证平台运行数据报告、运算结果的Verdi波形、代码覆盖率... (共8页)

开通会员,享受整站包年服务